Цифровые схемы
Логика, тайминг-анализ, FPGA-ресурсы
Погрешность скорости UART (делитель бодрейта)
Целочисленный делитель f_clk/(N·baud), фактическая скорость и погрешность в %, вердикт норма/риск и накопленная ошибка к концу кадра
Нагрузочная ёмкость кварцевого резонатора
Подбор внешних конденсаторов C1=C2 по паспортной CL кварца (схема Пирса) или расчёт эффективной CL по заданным C1, C2 с учётом паразитной ёмкости